
वर वर वर



March 31.2004

回り回り **国新 包**切り ハロ3-205-83

3722-06610011

loti

中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 <u>2003</u>年 <u>04</u> 月 <u>08</u> 日 Application Date

申 請 案 號: 092108023

Application No.

राज राज तान राज राज तान तान तान राज

申 請 人:瑞昱半導體股份有限公司 Applicant(s)

局 .

長

Director General







發文日期: 西元 2003 年 11 月 18 E

Issue Date

發文字號: Serial No.

09221163380

한 일단 일단 되면 되면 되면 되면 되면 되면

申請日期:	IPC分類	
申請案號:		

(以上各欄)	由本局填言	發明專利說明書	
	中文	用於鎖相迴路之相位頻率偵測電路	
發明名稱	英文		
	姓 名(中文)	1. 周裕彬 2. 張義樹	
₩ =		1. Yu-Pin CHOU 2. Yi-Shu CHANG	
發明人(共2人)	國籍(中英文)	1. 中華民國 TW 2. 中華民國 TW	
	住居所 (中 文)	1. 苗栗縣通霄鎮平元里22鄰平新二路275號 2. 台南市西區中正里正興街61巷14號	•
	住居所 (英 文)	1. 2.	
	名稱或 姓 名 (中文)	1. 瑞昱半導體股份有限公司	
	姓 名 (英文)	1.	4
- - -		1. 中華民國 TW	
申請人(共1人)	住居所 (營業所) (中 文)		. -
	住居所 (營業所) (英 文)		
	代表人(中文)	1. 葉博任	_
	代表人(英文)	1.	

四、中文發明摘要 (發明名稱:用於鎖相迴路之相位頻率偵測電路)

一種用於鎖相迴路之相位頻率偵測電路,包含:一相位差 偵測單元,用以依據一翰人信號及一第二輸入信號之 相位差輸出相對應之一相位差信號;以至重置中 相位差偵測單元耦接,用以在同時接收到第一輸入信號, 用以在同時接收到第一輸入信號 第二輸入信號時輸出一重置信號,以重置相位差偵測單 元,使相位差信號之輸出的時間與相位差的大小更精確地 成線性比例關係,並且可提高鎖相迴路的靈敏度。

五、(一)、本案代表圖為:第___4__ 圖

(二)、本案代表圖之元件代表符號簡單說明:

400 相位差偵測單元(Phase-Error Detecting)

410 重置電路

六、英文發明摘要 (發明名稱:)





一、本案已向				
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一	項優先權
•				
		<i>t</i> -		
		無		
>				
二、□主張專利法第二十	五條之一第一項作	憂先權 :		
申請案號:		無		
日期:		7111		
三、主張本案係符合專利	法第二十條第一〕	項□第一款但書:	成□第二款但書規定之期間	
日期:				1
四、□有關微生物已寄存	於國外:			
寄存國家: 寄存機構:		無		
寄存日期:				
寄存號碼: □有關微生物已寄存	於國內(本局所指	[定之寄存機構]		
寄存機構:		<i>t</i> ::		
寄存日期: 寄存號碼:		無		·
□熟習該項技術者易	於獲得,不須寄存	? °		
			10.00	

五、發明說明(1)

【發明所屬之技術領域】


本發明為一種鎖相迴路,特別是一種應用在鎖相迴路中,具有高靈敏度之相位偵測電路。

【先前技術】

鎖相迴路(phase locked loop; PLL)是一種能夠追蹤輸入訊號的頻率與相位的自動控制電路系統,它廣泛的運用在電腦,消費性產品與它常被使用在頻率合成,時脈/數據回復,時脈差異消除等等的應用上。鎖相迴路主要是將輸出信號與輸入信號之相位與頻率作追蹤與鎖定,使輸出信號之相位與頻率能夠固定於一預設的值或範圍中。當輸出訊號的相位與頻率固定時,稱輸出訊號被鎖住(locked)。

鎖相迴路大致可分為類比鎖相迴路與數位鎖相迴路。不論類比鎖相迴路或是數位鎖相迴路,都需要有一相位頻率偵測器(Phase-Frequency Detector; PFD)。一般的數位鎖相迴路的系統架構方塊圖如第1A圖所示,包含由數位電路所組成的相位頻率偵測器100、相位差量化器(Phase Error Quantizer)110、數位控制振盪器(Digital ontroller Oscillator; DCO)120以及除頻電路

(Divider)130所組成。相位頻率偵測器100的作用是比較回授信號Fi與輸入信號Fr的相位差,並依據兩者相位差輸出相位差信號。一般相位差信號係分為UP信號及DOWN信號,由兩信號值及時間差來代表回授信號Fi與輸入信號Fr的相位差的大小。相位差量化器110係依據UP信號及DOWN





五、發明說明 (2)

信號之信號值及時間差,將相位差的大小以數位量化 (Quantized)的方式輸出一計數信號。而數位控制振盪器 (DCO)120再依據計數信號大小輸出相對應之一輸出信號 Fo。需注意的是,輸出信號Fo的頻率與輸入信號Fr並不一 定相同。當輸出信號Fo的頻率與輸入信號Fr不同時,輸出 信號Fo必須經過除頻器130除頻後,由相位頻率偵測器100 來偵測回授信號Fi與輸入信號Fr的相位差。

一般的類比鎖相迴路的系統架構方塊圖如第1B圖所示,包含相位頻率偵測器150、電流幫浦(charge pump) 160、電壓控制振盪器(Voltage Controller

Oscillator; VCO)170以及除頻電路180所組成。其中,相位頻率偵測器150之運作與數位鎖相迴路相同,將於下文中作詳細的介紹。電流幫浦160係用以依據相位頻率偵測器150輸出的相位差信號輸出相對應之電壓信號,其電壓信號的大小係與輸出信號FO與輸入信號Fr的相位差大小有關。電壓控制振盪器170則用以依據電壓信號輸出相對應之輸出信號Fo。當輸出信號FO的頻率與輸入信號Fr不同時,輸出信號FO必須經過除頻器180除頻後,由相位頻率 領測器100來偵測回授信號Fi與輸入信號Fr的相位差。

第2圖為習知相位頻率偵測器(PFD)的電路架構圖,其中包含兩個D型正反器(D-type Flip-Flop)200、210及一個AND閘220。D型正反器200之信號輸入端(D)係與一高電壓源耦接,用以接收一高位準信號,時脈輸入端(CK)係用以接收輸入信號Fr為高位準信號時,則驅





五、發明說明 (3)

動該正反器200由信號輸出端(Q)輸出高位準信號。正反器 210之動作原理與正反器200相似,其不同之處在於時脈輸 入端(CK)係用以接收回授信號Fi。AND閘220之兩個信號輸 入端分別與正反器200及210之信號輸出端(Q)網接,其信 號 輸 出 端 係 分 別 與 正 反 器 200 及 210 之 重 置 信 號 輸 入 端 (RB) 耦接。相位頻率偵測器的動作原理請參考第3圖之時序圖 所示。假設本文所提到的頻率偵測器中的元件皆為一升緣 觸發電路,以Fr信號超前Fi信號為例,當Fr信號輸入正反 器 200 時 , 正 反 器 200 輸 出 UP 信 號 , UP 信 號 會 隨 Fr 提 升 為 高 [●]位準。直到Fi信號輸入正反器210時,正反器210輸出DOWN 信 號 , 亦 即 D O W N 信 號 會 隨 F i 提 升 為 高 位 準 。 當 U P 信 號 與 DOWN 信號 皆為高位準時,兩輸入端分別接收UP 信號與DOWN 信 號 之AND 閘220 後 會 輸 出 一 重 置(Reset) 信 號 分 別 輸 入 正. 反器200、210中重置正反器200、210。故正反器200、210 分别輸出之UP信號與DOWN信號皆回到低位準。當Fr信號落 後 F i 信 號 時 , 兩 正 反 器 之 動 作 原 理 相 同 , 所 不 同 的 是 此 時 正反器210輸出之DOWN信號會先提升為高位準,然後與後。 提升為高位準的UP信號一同輸入AND閘220,使得AND閘220 輸出重置信號分別重置正反器200、210,使得故正反器 $200 \cdot 210$ 分 別 輸 出 之 UP 信 號 與 DO W N 信 號 皆 回 到 低 位 準 。 故 藉由UP信號與DOWN信號何者先提升為高位準信號,可以得 知輸入信號下與回授信號下1的相位的領先與落後,並藉由 UP 信 號 與 DOWN 信 號 提 升 至 高 位 準 之 時 間 差 的 長 短 得 知 相 位 領先或落後的大小。





五、發明說明(4)

無論是數位或是類比的鎖相迴路, 其對回授信號Fi 與 輸入信號Fr的相位差大小的 靈敏度是很重要的。 靈敏度的 .定 義 為 鎖 相 迴 路 所 能 偵 測 到 的 回 授 F i 與 輸 入 F r 的 相 位 差 的 最 小 差 距 。 由 於 邏 輯 元 件 實 際 的 電 路 特 性 並 不 理 想 , 造 成 正 反 器 的 運 作 及 AND 閘 的 邏 輯 運 算 都 會 有 延 遲 時 間 (delay time)。例如:當輸入信號Fr與回授信號Fi分別輸入至正 反 器 200 及 210 時 , 正 反 器 200 及 210 分 別 接 收 到 輸 入 信 號 Fr與回授信號Fi後,會經過一段延遲時間之後,才接收到 AND閘所輸出之重置信號。延遲時間的長度與相位差大小 拳並沒有呈現規則的關係。延遲時間會使得輸入信號Fr與回 授信號Fi的相位差的大小與輸出信號Fo之間的線性關係會 有 誤 差 的 存 在 。 當 輸 入 信 號 F r 或 回 授 信 號 F i 的 相 位 差 越 · 小 , 上 述 誤 差 對 輸 入 信 號 F r 與 回 授 信 號 F i 的 相 位 差 的 大 小 與輸出信號Fo之間的線性關係的影響就越大。且當輸入信 號 F r 或 回 授 信 號 F i 的 相 位 差 小 到 一 定 的 程 度 時 , 會 因 為 上 述之電路不理想的特性所造成延遲時間的緣故,造成相位 頻率負測器所輸出之UP信號或DOWN信號無法被後級電路所 利 用 或 甚 至 是 無 法 被 後 級 電 路 偵 測 到 的 情 況 , 此 情 況 被 稱 《之為死區(dead zone)。如此,會限制鎖相迴路對輸入信 號FF與 回 授 信 號Fi的 相 位 差 的 靈 敏 度 。

【發明內容】

有鑑於上述之需求,本發明主要的目的在於提出一種 用於鎖相迴路之相位頻率偵測電路,以期在鎖相迴路中, 即使相位差非常小時,亦不會破壞相位差與輸出信號時間





五、發明說明 (5)

的線性關係,也不會發生死區的現象。

本發明揭露一種用於鎖相迴路之相位頻率偵測電路, 包含:一相位差偵測單元,用以依據一第一輸入信號之相位差輸出相對應之一相位差信號;以及一重置單元,與相位差偵測單元耦接,用以在同時接收到第一輸入信號及第二輸入信號時輸出一重置信號,以重置相位差偵測單元,使相位差信號之輸出的時間與相位差的 大小更精確地成線性比例關係,並且可提高鎖相迴路的靈 敏度。

本發明為更精確地減少邏輯電路所造成的時間延遲效應,更提出一緩衝電路的設計,進一步地減少因降低邏輯電路之不理想特性及元件工作的延遲時間對電路運作所造成的影響。

再者,本發明所提之實施例更可適用於數位鎖相迴路及類比鎖相迴路。

【實施方式】

第4圖係為依據本發明之較佳實施例繪示之相位頻率 偵測器之功能方塊圖。本發明之特徵在於除了相位差偵測 單元400之外,設計一重置單元410,重置單元410與相位 差偵測單元400同步地接收輸入信號Fr及回授信號Fi,並 依據輸入信號Fr及回授信號Fi之相位差輸出重置信號來重 置相位差偵測單元400。第5圖為依據第4圖繪示之本發明 提出之相位頻率偵測器之細部電路圖。其中,相位差偵測 單元(Phase-Error Detecting)400係包含第一正反器





五、發明說明 (6)

401、第二正反器402及一取樣電路403。其中,第一正反器401與第二正反器402係為D型正反器,其信號輸入端(D)和時脈信號輸入端(CK)所接收之信號及其工作原理皆分別與第2圖所繪示之正反器200、210相對應,請自行參照前文之說明,於此不再贅述。第一正反器401與第二正反器402之信號輸出端(Q)分別輸出第一指標(Flag 1)信號、第二指標(Flag 2)信號至一取樣電路403。取樣電路403係用以依據第一指標信號及第二指標信號輸出UP信號及DOWN信號,當第一指標信號先輸入取樣電路403時,取樣電路403時,取樣電路403時,取樣電路403會輸出高位準之UP信號且輸出低位準之DOWN信號。當第二指標信號先輸入取樣電路403時,取樣電路403會輸出低位準之UP信號且輸出高位準之DOWN信號。相位差偵測單元。400詳細之工作原理將於下文作詳細的說明。

本發明與習知之相位頻率偵測單元不同之處在於,本發明設計一重置單元410,用以輸出重置信號,分別對第一正反器401及第二正反器402進行重置。而非僅以一AND 閘電路來實現。重置單元410係包含一第三正反器411、一第四正反器412,其皆為D型正反器,信號輸入端及時脈信號輸入端所接收之信號及動作原理分別與第一正反器401及第二正反器402相對應,請參照前文之說明,於此不再贅述。第三正反器411及第四正反器412分別輸出一第三指標(Flag 3)信號、一第四指標(Flag 4)信號至一NAND閘413,且第三指標信號更透過反相器414輸出第一重置(Reset 1)信號至第二正反器402,第四指標(Flag 4)信號





五、發明說明 (7)

更透過一反相器415輸出一第二重置(Reset 2)信號至第一正反器401。而NAND閘413之信號輸出端係分別與第三正反器411及第四正反器412之重置信號輸入端耦接。重置電路410詳細之工作原理將於下文作詳細的說明。

為配合作動說明,亦請參考第6圖之時序示意圖,假 設本發明所提出之相位頻率偵測器之所有電路元件皆為升 緣 觸 發 電 路 。 當 輸 入 信 號 Fr 之 相 位 超 前 回 授 信 號 Fi 時 , 第 一正反器401 與第三正反器411 分別同時輸出高位準之第一 指標信號及第三指標信號。此時,取樣電路402依據接收 一定第一指標信號輸出高位準之UP信號,同時確保輸出低位 準之DOWN 信號。同時,高位準之第三指標信號經由反相器 414及重置信號輸入端,再將信號反相之後,會重置第二 正反器402,使第二指標信號維持在低位準。當相位落後 之回授信號Fi端輸入第二正反器402及第四正反器412時,第 四 指 標 信 號 輸 出 在 高 位 準 。 此 時 , 第 四 指 標 信 號 會 重 置 第 一 正 反 器 4 0 1 , 使 第 一 指 標 信 號 拉 回 至 低 位 準 , 如 此 , 則取樣電路403輸出之UP信號也會回到低位準。同時,高 位準之第三指標信號及第四指標信號同時輸入NAND閘 411、第四正反器412重置。當輸入信號Fr之相位超前回授 信號Fi時,本發明所提出之相位頻率偵測器其工作原理與 前文之說明相似,請參考第6圖之時序圖所示,於此不再 贅 述。

本發明係利用重置單元410,來減少由於正反器的運





五、發明說明 (8)

作及AND閘的邏輯運算的延遲時間所造成的對電路靈敏度 ·的限制以及對相位差與輸出信號時間之線性關係的誤差。 請 再 參 照 第5 圖 , 由 於 相 位 偵 測 單 元400 之 第 一 正 反 器401 及第二正反器402分別與重置單元410之第三正反器411及 第四正反器412相對應。由於兩兩相對應之正反器其所接 收的信號及工作原理皆完全相同,故可以將正反器運作之 延遲時間所造成的效應視為完全相同。如此即可有效地降 低正反器運作造成的延遲時間對電路特性的影響,確保相 位 偵 測 單 元400 輸 出 之 UP 信 號 與 DOWN 信 號 之 相 位 差 與 實 際 高輸入信號Fr與回授信號 Fi之相位差係呈線性關係。此 外 , 重 置 單 元410 係 分 別 將 第 三 正 反 器411 及 第 四 正 反 器 412 輸出之第三指標信號及第四指標信號,經由反相器414. 及415分别將之反相後,輸出第一重置信號及第二重置信 號來重置相位偵測單元400之第一正反器401及第二正反器 402。此外,上述電路設計中所提及的反相器414及415係. 直接將信號反相後輸出,其所造成之時間延遲係遠小於習 知 A N D 閘 電 路 因 進 行 邏 輯 運 算 所 造 成 之 時 間 延 遲 。 如 此 可 : 以 使 UP/DOWN 信號之輸出的時間與相位差的大小更精確地 成線性比例關係,並且可提高鎖相迴路的靈敏度。

此外,為更精確地減少反相器所造成的時間延遲效應,本發明更提出第二實施例,如第7圖所示,於Fr/Fi信號輸入端分別加入一緩衝電路420,使得Fr/Fi信號經由一段由緩衝電路410所造成之時間延遲之後,再由信號輸入端分別輸入至第一正反器401與第二正反器402中。緩衝電





五、發明說明 (9)

路420所造成的時間延遲的效應係用以抵銷反相器414和415,以及第一正反器401與第二正反器402中,重置信號分別經過重置信號輸入端反相,再由重置信號輸入端傳送至信號輸出端所造成的時間延遲的效應。如此,可以使得重置單元410所輸出之第一重置信號與第二重置信號和相位差偵測單元400之動作更加的同步且精確。如此,可更進一步地減少因降低邏輯電路之不理想特性及元件工作的延遲時間對電路運作所造成的影響,確保UP/DOWN信號之輸出的時間與輸入信號Fr及回授信號 Fi之相位差呈更理想的線性比例關係。且在相位差非常小的情況下,其線性比例關係依舊存在,沒有死區的問題產生。

需注意的是,本說明書提出之實施例係以電路元件為 升緣觸發電路為例來說明本發明之實施手段。但本發明 不以此為限。電路元件亦可為降緣觸發電路,當輸入信號 由高位準轉換成低位準時,會觸發電路元件進行動作。若 電路元件為升/降緣觸發電路,則只要輸入信號具有一變。 化緣(transition),無論是低位準轉換成高位準或是高 位準轉換成低位準,皆會觸發電路元件進行動作。另,本 發明為了電路實際製程的考量,係以NAND開及/或若干反 相器來達到與AND開均等的功效,但本發明並不以此為 限。此外,本發明所提出之相位頻率偵測電路在數位鎖相 迴路及類比鎖相迴路皆可適用。

以上所述者,僅為本發明其中的較佳實施例而已,並





五、發明說明 (10)

非用來限定本發明的實施範圍;即凡依本發明申請專利範圍所作的均等變化與修飾,皆為本發明專利範圍所涵蓋。







圖式簡單說明

【圖式簡單說明】

·第1A 圖 為 習 知 數 位 鎖 相 迴 路(DPLL) 的 系 統 架 構 方 塊 圖 ;

第18圖為習知類比鎖相迴路的系統架構方塊圖;

第2圖為習知相位頻率偵測器(PFD)的電路架構圖;

第3圖為習知相位頻率偵測器(PFD)之時序示意圖;

第4圖為本發明之用於鎖相迴路之相位頻率偵測電路架構方塊圖;

第5圖為本發明之用於鎖相迴路之相位頻率偵測電路之第一實施例細部電路圖;

第6圖為本發明第一實施例之時序示意圖;及

第7圖為本發明之用於鎖相迴路之相位頻率偵測電路之第二實施例細部電路圖。

【圖式符號說明】

100、150 相位頻率偵測器(Phase-Frequency

Detector ; PFD)

相位差量化器(Phase Error Quantizer)

数位控制振盪器(Digital Controller

Oscillator; DCO)

30、180 除頻電路(Divider)


160 電流幫浦(charge pump)

170 電壓控制振盪器(Voltage Controller

Oscillator; VCO)

200、210 D型正反器(D-type Flip-Flop)


220 AND 閘



```
圖式簡單說明
          相位差偵測單元(Phase-Error Detecting)
400
401
         第一正反器
402
         第二正反器
         取樣電路
403
410
         重置電路
411
         第三正反器
412
         第四正反器
413
         NAND 閘
414、415 反相器
<sup>2</sup>420
         緩衝電路
```



- 1. 一種相位頻率偵測電路,用以接收一第一輸入信號及一第二輸入信號,並依據該第一輸入信號及該第二輸入信號之相位差輸出相對應之一相位差信號,該相位頻率偵測電路包含:
- 一相位差偵測單元,用以依據該第一輸入信號及該第二輸入信號之相位差輸出相對應之該相位差信號;以及
- 一重置單元,與該相位差偵測單元耦接,用以接收該第一輸入信號與該第二輸入信號,當偵測到該第一輸入信號及該第二輸入信號皆有一變化緣(transition)時輸出一重置信號,以重置該相位差偵測單元。
- 2. 如申請專利範圍第1項所述之相位頻率偵測電路,其中該相位差信號包括一第一輸出信號及一第二輸出信號。
- 3. 如申請專利範圍第2項所述之相位頻率偵測電路,其中該相位差偵測單元更包括:
- 一第一正反器,用以依據該第一輸入信號輸出該第一輸出信號;以及
- 一第二正反器,用以依據該第二輸入信號輸出該第二輸出信號;
- 其中,當該第一輸入信號之相位領先該第二輸入信號時,該第一輸出信號為高準位,當該第一輸入信號之相位 落後該第二輸入信號時,該第二輸出信號為高準位。
- 4. 如申請專利範圍第3項所述之相位頻率偵測電路,其中該重置信號包括:
 - 一第一重置信號,用以重置該第一正反器;以及



- 一第二重置信號,用以重置該第二正反器。
- 5. 如申請專利範圍第4項所述之相位頻率偵測電路,其中該重置單元更包括:
- 一第三正反器,用以依據該第一輸入信號輸出該第二 重置信號;
- 一第四正反器,用以依據該第二輸入信號輸出該第一重置信號;以及
- 一重置電路,分別與該第三正反器及該第四正反器耦接,當同時收到該第一重置信號及該第二重置信號時輸出第三重置信號重置該第三正反器及一第四重置信號重置該第四正反器。
 - 6. 如申請專利範圍第2項所述之相位頻率偵測電路,其中該相位差偵測單元更包括:
 - 一第一正反器,用以依據該第一輸入信號輸出該第一指標信號;
 - 一第二正反器,用以依據該第二輸入信號輸出該第二指標信號;以及
- 一取樣電路,分別與該第一正反器及該第二正反器耦 接,依據該第一指標信號及該第二指標信號輸出該相位差 信號;

其中,當該第一輸入信號之相位領先該第二輸入信號時,該第一輸出信號為高準位,且該第二輸出信號係為低準位,當該第一輸入信號之相位落後該第二輸入信號時,該第二輸出信號為高準位,且該第一輸出信號係為低準



位。

- 7. 如申請專利範圍第6項所述之相位頻率偵測電路,其中該重置信號包括:
 - 一第一重置信號,用以重置該第一正反器;以及
 - 一第二重置信號,用以重置該第二正反器。
- 8. 如申請專利範圍第7項所述之相位頻率偵測電路,其中該重置單元更包括:
- 一第三正反器,用以依據該第一輸入信號輸出該第二重置信號;
- 一第四正反器,用以依據該第二輸入信號輸出該第一重置信號;以及
 - 一重置電路,分別與該第三正反器及該第四正反器耦 接,當同時收到該第一重置信號及該第二重置信號時輸出 一第三重置信號重置該第三正反器及一第四重置信號重置 該第四正反器。
 - 9. 如申請專利範圍第1項所述之相位頻率偵測電路,其中更包含一緩衝電路,用以分別緩衝用以輸入該相位差偵測單元之該第一輸入信號及該第二輸入信號。
- 中該第一輸入信號及該第二輸入信號之變化緣皆為上升 緣。
 - 11. 如申請專利範圍第1項所述之相位頻率偵測電路,其中該第一輸入信號及該第二輸入信號之變化緣分別為上升緣及下降緣。



- 12. 如申請專利範圍第1項所述之相位頻率偵測電路,其中該第一輸入信號及該第二輸入信號之變化緣皆為下降、緣。
- 13. 一種鎖相迴路,包括:
- 一相位頻率偵測電路,用以接收一第一輸入信號及一 第二輸入信號,並依據該第一輸入信號及該第二輸入信號 之相位差輸出相對應之一相位差信號,其中,該相位頻率 偵測電路更包含:
- 一相位差偵測單元,用以依據該第一輸入信號及該第二輸入信號之相位差輸出相對應之該相位差信號;以及
 - 一重置單元,與該相位差偵測單元耦接,用以接收該第一輸入信號與該第二輸入信號,當偵測到該第一輸入信號及該第二輸入信號皆有一變化緣時輸出一重置信.號,以重置該相位差偵測單元;

.

. Q.

- 一電流幫浦,與該相位頻率偵測器耦接,用以依據該相位差信號輸出相對應之一電壓信號,其中該電壓信號之大小係與該第一輸入信號及該第二輸入信號之相位差大小網對應;以及
- 一電壓控制振盪器,與該電流幫浦耦接,用以依據該電壓信號輸出相對應之一鎖相輸出信號,其中,該鎖相輸出信號之頻率及相位係與該電壓信號相對應。
- 14. 如申請專利範圍第13項所述之鎖相迴路,其中該相位差信號包括一第一輸出信號及一第二輸出信號。



- 15. 如申請專利範圍第14項所述之鎖相迴路,其中該相位一差偵測單元更包括:
- . 一第一正反器,用以依據該第一輸入信號輸出該第一輸出信號;以及
- 一第二正反器,用以依據該第二輸入信號輸出該第二輸出信號;

其中,當該第一輸入信號之相位領先該第二輸入信號時,該第一輸出信號為高準位,當該第一輸入信號之相位落後該第二輸入信號時,該第二輸出信號為高準位。

- 6. 如申請專利範圍第15項所述之鎖相迴路,其中該重置信號包括:
 - 一第一重置信號,用以重置該第一正反器;以及
 - 一第二重置信號,用以重置該第二正反器。
- 17. 如申請專利範圍第16項所述之鎖相迴路,其中該重置單元更包括:
- 一第三正反器,用以依據該第一輸入信號輸出該第二重置信號;
- 一第四正反器,用以依據該第二輸入信號輸出該第一
 - 一重置電路,分別與該第三正反器及該第四正反器耦 接,當同時收到該第一重置信號及該第二重置信號時輸出 一第三重置信號重置該第三正反器及一第四重置信號重置 該第四正反器。
 - 18. 如申請專利範圍第14項所述之鎖相迴路,其中該相位



差偵測單元更包括:

- 一第二正反器,用以依據該第二輸入信號輸出該第二指標信號;以及
- 一取樣電路,分別與該第一正反器及該第二正反器耦接,依據該第一指標信號及該第二指標信號輸出該相位差信號;
- 其中,當該第一輸入信號之相位領先該第二輸入信號,該第一輸出信號為高準位,且該第二輸出信號係為低準位,當該第一輸入信號之相位落後該第二輸入信號時,該第二輸出信號為高準位,且該第一輸出信號係為低準位。
- 19. 如申請專利範圍第18項所述之鎖相迴路,其中該重置信號包括:
 - 一第一重置信號,用以重置該第一正反器;以及
 - 一第二重置信號,用以重置該第二正反器。
- 20. 如申請專利範圍第19項所述之鎖相迴路,其中該重置
 - 一第三正反器,用以依據該第一輸入信號輸出該第二 重置信號;
 - 一第四正反器,用以依據該第二輸入信號輸出該第一 重置信號;以及
 - 一重置電路,分別與該第三正反器及該第四正反器耦



接,當同時收到該第一重置信號及該第二重置信號時輸出一第三重置信號重置該第三正反器及一第四重置信號重置該第四正反器。

- 21. 如申請專利範圍第13項所述之鎖相迴路,其中更包含一緩衝電路,用以分別緩衝用以輸入該相位差偵測單元之該第一輸入信號及該第二輸入信號。
- 22. 如申請專利範圍第13項所述之鎖相迴路,其中該第一輸入信號及該第二輸入信號之變化緣皆為上升緣。
- 23. 如申請專利範圍第13項所述之鎖相迴路,其中該第一輸入信號及該第二輸入信號之變化緣分別為上升緣及下降緣。
- 24. 如申請專利範圍第13項所述之鎖相迴路,其中該第一輸入信號及該第二輸入信號之變化緣皆為下降緣。
- 25. 一種鎖相迴路,包括:
- 一相位頻率偵測電路,用以接收一第一輸入信號及一第二輸入信號,並依據該第一輸入信號及該第二輸入信號及該第二輸入信號之相位差輸出相對應之一相位差信號,其中,該相位頻率偵測電路更包含:
- 一相位差偵測單元,用以依據該第一輸入信號及該第二輸入信號之相位差輸出相對應之該相位差信號;以及
 - 一重置單元,與該相位差偵測單元耦接,用以接收該第一輸入信號與該第二輸入信號,當偵測到該第一輸入信號及該第二輸入信號皆有一變化緣時輸出一重置信



號,以重置該相位差偵測單元;

一相位差量化器,與該相位頻率偵測器耦接,用以依據該相位差信號輸出相對應之一計數信號,其中該計數信號之大小係與該第一輸入信號及該第二輸入信號之相位差 大小有關;以及

一數位控制振盪器,與該相位差量化器耦接,用以依據該計數信號輸出相對應之一鎖相輸出信號,其中,該鎖相輸出信號之頻率及相位係與該計數信號相對應。

26. 如申請專利範圍第25項所述之鎖相迴路,其中該相位差信號包括一第一輸出信號及一第二輸出信號。

27. 如申請專利範圍第26項所述之鎖相迴路,其中該相位差偵測單元更包括:

一第一正反器,用以依據該第一輸入信號輸出該第一輸出信號;以及

一第二正反器,用以依據該第二輸入信號輸出該第二輸出信號;

其中,當該第一輸入信號之相位領先該第二輸入信號時,該第一輸出信號為高準位,當該第一輸入信號之相位落後該第二輸入信號時,該第二輸出信號為高準位。

28. 如申請專利範圍第27項所述之鎖相迴路,其中該重置信號包括:

一第一重置信號;用以重置該第一正反器;以及

一第二重置信號,用以重置該第二正反器。

29. 如申請專利範圍第28項所述之鎖相迴路,其中該重置



單元更包括:

- · 一第三正反器,用以依據該第一輸入信號輸出該第二重置信號;
- 一第四正反器,用以依據該第二輸入信號輸出該第一 重置信號;以及
- 一重置電路,分別與該第三正反器及該第四正反器耦 接,當同時收到該第一重置信號及該第二重置信號時輸出 一第三重置信號重置該第三正反器及一第四重置信號重置 該第四正反器。
- ②0. 如申請專利範圍第25項所述之鎖相迴路,其中該相位差偵測單元更包括:
 - 一第一正反器,用以依據該第一輸入信號輸出該第一 指標信號;
 - 一第二正反器,用以依據該第二輸入信號輸出該第二指標信號;以及
 - 一取樣電路,分別與該第一正反器及該第二正反器耦接,依據該第一指標信號及該第二指標信號輸出該相位差信號;
 - 其中,當該第一輸入信號之相位領先該第二輸入信號時,該第一輸出信號為高準位,且該第二輸出信號係為低準位,當該第一輸入信號之相位落後該第二輸入信號時,該第二輸出信號為高準位,且該第一輸出信號係為低準位。
 - 31. 如申請專利範圍第30項所述之鎖相迴路,其中該重置



信號包括:

一第一重置信號,用以重置該第一正反器;以及

The state of the s

- 一第二重置信號,用以重置該第二正反器。
- 32. 如申請專利範圍第31項所述之鎖相迴路,其中該重置單元更包括:
- 一第三正反器,用以依據該第一輸入信號輸出該第二重置信號;
- 一第四正反器,用以依據該第二輸入信號輸出該第一重置信號;以及
- 一重置電路,分別與該第三正反器及該第四正反器耦 接,當同時收到該第一重置信號及該第二重置信號時輸出 一第三重置信號重置該第三正反器及一第四重置信號重置 該第四正反器。
- 33. 如申請專利範圍第25項所述之鎖相迴路,其中更包含一緩衝電路,用以分別緩衝用以輸入該相位差偵測單元之該第一輸入信號及該第二輸入信號。
- 34. 如申請專利範圍第25項所述之鎖相迴路,其中該第一輸入信號及該第二輸入信號之變化緣皆為上升緣。
- 35. 如申請專利範圍第25項所述之鎖相迴路,其中該第一輸入信號及該第二輸入信號之變化緣分別為上升緣及下降緣。
- 36. 如申請專利範圍第25項所述之鎖相迴路,其中該第一輸入信號及該第二輸入信號之變化緣皆為下降緣。



